在通信协议中，主要实现了双向数据缓冲器、数据移位寄存器、时钟控制电路以及奇偶校验等功能。
由于SPU有128个寄存器，所以它可以存储大量临时值和中间值，而无需像其他架构一样，必须加载和向内存转存。
整个解释器的核心是一个虚拟的寄存器机器，及其支持的一套基本指令集。
当访问内存位置或寄存器时，在地址总线上的真实的地址。
我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.
ICS1523是一种高性能可编程行同步信号发生器，它带有一个I2C串行总线接口，可以方便地对内部寄存器进行配置，能产生用户需要的同步信号。
本设计采用模块化设计的思想，将GPIB接口IP核分成三个模块：GPIB接口功能模块、内部寄存器模块和数据传输控制模块。
因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。
分析了卷积交织原理和交织器中移位寄存器的工作方式【源自本站】。
通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。
包含下一条要指令地址的器中的寄存器。也叫程序计数器。
提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。
本文介绍了一种使用非最长周期序列的非定长线性反馈移位寄存器作为数字系统内部测试生成器的方案，并给出了设计这种测试生成器的设计过程和算法。
程序存储器的导址逻辑是由寄存器来实现的，这个寄存器叫程序计数器。
内容包括AD7714的特点、内部寄存器结构和外部接口，并详细阐述了AD7714与M68HC11系列单片机的接口技术。
有关更多信息,请参见如何:显示和隐藏寄存器组.
其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.
序数型结果返回时,如果可能,都在CPU寄存器中.
一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。
每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。
基于代数演算法的圆弧插补器，只要改变相应的几个寄存器的予置常数，就可直接插补非圆二次曲线。
从那里，您可以设置断点、检查寄存器、查看仿真器事件队列等。
作为蓝牙模块和主机间的软硬件接口HCI，可对控制基带与链路控制器、链路管理器、状态寄存器等硬件提供统一接口。
某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。
它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。
内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。
因此，在POWER5中引入了PUR寄存器，用于存储各个虚拟处理器实际使用的周期。
它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。
该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。
这个寄存器的默认值是一个空字符串。